
LATTICE(莱迪思)
进入品牌官网LATTICE(莱迪思)成立于1983年,是一家专注于低功耗、小尺寸FPGA(现场可编程门阵列)解决方案的领先供应商。主要生产FPGA芯片及相关开发工具。
LATTICE(莱迪思)成立于1983年,是一家专注于低功耗、小尺寸FPGA(现场可编程门阵列)解决方案的领先供应商。主要生产FPGA芯片及相关开发工具。
SMT扩展库
168个/托盘
总额¥0
近期成交31单
SMT扩展库
2000个/圆盘
总额¥0
近期成交71单
SMT扩展库
90个/托盘
总额¥0
近期成交4单
SMT扩展库
490个/托盘
总额¥0
近期成交3单
SMT扩展库
90个/托盘
总额¥0
近期成交34单
SMT扩展库
90个/托盘
总额¥0
SMT扩展库
119个/托盘
总额¥0
近期成交2单
SMT扩展库
119个/托盘
总额¥0
近期成交15单
SMT扩展库
119个/托盘
总额¥0
近期成交19单
SMT扩展库
60个/托盘
总额¥0
近期成交7单
描述MachXO 系列描述MachXO 系列针对传统上由CPLD和低容量FPGA处理的应用需求进行了优化,如胶合逻辑、总线桥接、总线接口、上电控制和控制逻辑。这些器件在单芯片上结合了CPLD和FPGA的最佳特性,使用查找表(LUT)和嵌入式块存储器提供灵活高效的逻辑实现。通过非易失性技术,这些器件提供了单芯片、高安全性、即时启动的能力。先进的工艺技术和精心设计确保了高引脚到引脚的性能。主要特性包括: 非易失性,无限可重配置 :微秒级上电启动,无需外部配置存储器,卓越的设计安全性,毫秒级基于SRAM的逻辑重配置,并支持非易失性存储器的后台编程。 睡眠模式 :允许静态电流减少100倍。 TransFR 重配置 (TFR) :系统运行时进行现场逻辑更新。 高I/O与逻辑密度 :范围从256到2280个LUT4s,73到271个I/O,以及广泛的封装选项。支持密度迁移,且封装符合无铅/RoHS标准。 嵌入式块RAM :高达27.6 Kbits sysMEM 嵌入式块RAM和高达7.7 Kbits分布式RAM,配备专用FIFO控制逻辑。 灵活的I/O缓冲区 :可编程sysIO 缓冲区支持多种接口,包括LVCMOS 3.3/2.5/1.8/1.5/1.2, LVTTL, PCI, LVDS, Bus-LVDS, LVPECL, 和 RSDS。 sysCLOCK PLLs :每个器件最多两个模拟PLL,支持时钟乘法、除法和相移。 IEEE 标准1149.1 边界扫描 和 IEEE 1532兼容的系统内编程 。 板载振荡器 及支持3.3V, 2.5V, 1.8V 或 1.2V 电源操作。MachXO 架构包括一个被可编程I/O (PIO) 包围的逻辑块阵列,某些器件还具有sysCLOCK PLLs和sysMEM 嵌入式块RAM (EBRs)。逻辑块以二维网格排列,EBR块位于逻辑阵列左侧的一列中。PIO单元位于器件边缘,分为多个Bank,并利用称为sysIO接口的灵活I/O缓冲区支持各种接口标准。MachXO 器件的核心由PFU和PFF块组成,这些块可以编程执行逻辑、算术、分布式RAM和分布式ROM功能。每个PFU块包含四个相互连接的Slice,每个Slice有53个输入和25个输出。Slice可以在四种模式下工作:逻辑、波纹、RAM和ROM,从而构建各种逻辑和存储功能。MachXO 器件中的路由资源包括切换电路、缓冲器和金属互连段,PFU之间的连接使用X1, X2, 和 X6 路由资源。所有PFU可用的全局信号包括主次时钟,这些时钟由16:1多路复用器生成。MachXO1200和MachXO2280器件提供PLL支持,能够使用输入、反馈、后标量和次级时钟分频器合成时钟频率。这些器件中的sysMEM EBR可以实现单端口、双端口、伪双端口或FIFO存储器,具有多种深度和宽度。EBR存储器支持三种写行为:正常、写通和读前写。MachXO 器件中的PIO单元被组装成组,在较大的器件中具有增强的I/O能力,包括差分接收器和LVDS发送/接收对。sysIO缓冲区允许用户实现多种标准,包括LVCMOS, TTL, BLVDS, LVDS, 和 LVPECL。
SMT扩展库
90个/托盘
总额¥0
近期成交7单
SMT扩展库
119个/托盘
总额¥0
近期成交3单
SMT扩展库
60个/托盘
总额¥0
近期成交10单
SMT扩展库
168个/托盘
总额¥0
近期成交1单
SMT扩展库
90个/托盘
总额¥0
近期成交5单
SMT扩展库
90个/托盘
总额¥0
近期成交7单
SMT扩展库
119个/托盘
总额¥0
近期成交5单
SMT扩展库
119个/托盘
总额¥0
近期成交1单
SMT扩展库
60个/托盘
总额¥0
近期成交3单
SMT扩展库
360个/托盘
总额¥0
近期成交4单
描述LatticeECP3(经济型增强第三代)系列FPGA器件针对高性能特性进行了优化,如增强的DSP架构、高速SERDES和高速源同步接口,在经济型FPGA结构中实现了这些特性。这种组合通过设备架构的进步和65纳米技术的应用得以实现,使该系列器件适用于大批量、高速度、低成本的应用。LatticeECP3系列扩展了查找表(LUT)容量至149K逻辑单元,并支持多达586个用户I/O。LatticeECP3系列还提供最多320个18 X 18乘法器和广泛的并行I/O标准。LatticeECP3 FPGA结构在设计时考虑到了高性能和低成本。LatticeECP3器件利用可重构的SRAM逻辑技术,提供了诸如基于LUT的逻辑、分布式和嵌入式存储器、锁相环(PLL)、延迟锁定环(DLL)、预工程化的源同步I/O支持、增强的sysDSP切片以及高级配置支持等功能,包括加密和双启动功能。LatticeECP3系列中实现的预工程化源同步逻辑支持广泛接口标准,包括DDR3、XGMII和7:1 LVDS。LatticeECP3系列还具有带专用PCS功能的高速SERDES。高抖动容限和低传输抖动使得SERDES加上PCS模块可以配置以支持一系列流行的数据协议,包括PCI EXpress、SMPTE、以太网(XAUI、GbE和SGMII)以及CPRI。发送预加重和接收均衡设置使SERDES适合于通过各种介质进行传输和接收。LatticeECP3器件还提供了灵活、可靠和安全的配置选项,例如双启动功能、位流加密和TransFR现场升级功能。Lattice Diamond 和 ispLEVER 设计软件允许使用LatticeECP3 FPGA系列高效地实现大型复杂设计。为流行的逻辑综合工具提供了对LatticeECP3的支持库。Diamond和ispLEVER工具利用综合工具输出及布局规划工具中的约束条件来在LatticeECP3器件中放置和布线设计。工具从布线中提取时序信息,并将其反馈到设计中进行时序验证。Lattice为LatticeECP3系列提供了许多预先设计好的IP(知识产权)模块。通过将这些可配置的软核IP作为标准化块使用,设计人员可以专注于其设计的独特方面,从而提高生产效率。
SMT扩展库
90个/托盘
总额¥0
近期成交2单
SMT扩展库
490个/托盘
总额¥0
近期成交9单
描述Lattice的高性能ispMACH 4000系列提供了一种SuperFAST CPLD解决方案。该系列融合了Lattice最受欢迎的两种架构:ispL和ispMACH 4A。保留了这两种架构的最佳特性,ispMACH 4000架构专注于重大创新,以结合最高性能与低功耗于一个灵活的CPLD系列中。ispMACH 4000结合了高速度和低功耗,并具有设计所需灵活性。凭借其强大的全局路由池和输出路由池,该系列提供了出色的首次适配性、时序可预测性、布线、引脚保持以及密度迁移能力。ispMACH 4000系列提供了从32到512个宏单元的不同密度选择。在薄型四方扁平封装(TQFP)、芯片级BGA(csBGA)和细间距薄BGA(ftBGA)封装中,有多种密度-输入/输出组合,引脚/球数范围从44到256。表1显示了宏单元、封装和I/O选项以及其他关键参数。ispMACH 4000系列增强了系统集成能力。它支持3.3V(4000V)、2.5V(4000B)和1.8V(4000C/Z)供电电压及3.3V、2.5V和1.8V接口电压。此外,当I/O库配置为3.3V操作时,输入可以安全地驱动至5.5V,使得该系列具备5V耐受性。ispMACH 4000还提供了增强的I/O功能,如斜率控制、PCI兼容性、总线保持锁存器、上拉电阻、下拉电阻、开漏输出和热插拔功能。ispMACH 4000系列成员可通过IEEE标准1532接口进行3.3V/2.5V/1.8V的在线编程。IEEE标准1149.1边界扫描测试能力也允许产品在自动化测试设备上进行测试。1532接口信号TCK、TMS、TDI和TDO参考VCC(逻辑核心)。
SMT扩展库
250个/托盘
总额¥0
近期成交1单
SMT扩展库
490个/托盘
总额¥0
近期成交4单
描述Lattice的高性能ispMACH 4000系列提供了一种SuperFAST CPLD解决方案。该系列融合了Lattice最受欢迎的两种架构:ispL和ispMACH 4A。保留了这两种架构的最佳特性,ispMACH 4000架构专注于重大创新,以结合最高性能与低功耗于一个灵活的CPLD系列中。ispMACH 4000结合了高速度和低功耗,并具有设计所需灵活性。凭借其强大的全局路由池和输出路由池,该系列提供了出色的首次适配性、时序可预测性、布线、引脚保持以及密度迁移能力。ispMACH 4000系列提供了从32到512个宏单元的不同密度选择。在薄型四方扁平封装(TQFP)、芯片级BGA(csBGA)和细间距薄BGA(ftBGA)封装中,有多种密度-输入/输出组合,引脚/球数范围从44到256。表1显示了宏单元、封装和I/O选项以及其他关键参数。ispMACH 4000系列增强了系统集成能力。它支持3.3V(4000V)、2.5V(4000B)和1.8V(4000C/Z)供电电压及3.3V、2.5V和1.8V接口电压。此外,当I/O库配置为3.3V操作时,输入可以安全地驱动至5.5V,使得该系列具备5V耐受性。ispMACH 4000还提供了增强的I/O功能,如斜率控制、PCI兼容性、总线保持锁存器、上拉电阻、下拉电阻、开漏输出和热插拔功能。ispMACH 4000系列成员可通过IEEE标准1532接口进行3.3V/2.5V/1.8V的在线编程。IEEE标准1149.1边界扫描测试能力也允许产品在自动化测试设备上进行测试。1532接口信号TCK、TMS、TDI和TDO参考VCC(逻辑核心)。
SMT扩展库
250个/托盘
总额¥0
近期成交1单
SMT扩展库
490个/托盘
总额¥0
近期成交1单